Программист ПЛИС (FPGA) (Направление разработки систем связи)

Требования: опыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL;
опыт работы c questasim/modelsim.
Будет преимуществом:

опыт моделирования в среде Matlab/Simulink;
опыт применения System Generator/DSP builder;

make, python, tcl, git/svn;
UVM/VMM;
опыт ЦОС;
профильное высшее образование в области радиосвязи;
знание современных стандартов беспроводной связи.

Обязанности: разработка, анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС;
разработка сопроводительной документации и написание testbench-файлов(Verilog/SystemVerilog);
разработка проектов ПЛИС (верификация, оптимизация и отладка);
проектирование алгоритмов тестирования разрабатываемых систем связи.