Ведущий инженер-разработчик ПЛИС

Требования: Знание языка VHDL, Verilog;
Навыки работы с FPGA, желание развиваться в этой области;
Навыки работы с Vivado, Intel Quartus Prime, Xilinx ISE 14.7;
Навыки работы с системой контроля версий Git;
Приветствуется владение python, bash;
Способность к самостоятельной разработке ПО;
Готовность к командировкам.
Пожелания к кандидатам - «гибкие», в ходе интервью оценивается квалификация.
Обязанности: Разработка, отладка и сопровождение ПО для FPGA Xilinx и Intel(Altera) по тематике радиолокации;
Реализация алгоритмов ЦОС.

Рабочее время: с 09:00 до 18:00